Timeloopというのを見つけた。アクセラレータのアーキテクチャに対して、性能・面積・消費電力を分析するモデルと、ワークロードのmapperの2つを与える。
v1はISPASS'19、v2はMICRO'22
Parashar et al., "Timeloop: A Systematic Approach to DNN Accelerator Evaluation," 2019 IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS), Madison, WI, USA, 2019, pp. 304-315, doi: 10.1109/ISPASS.2019.00042.
Wu, P. Tsai, A. Parashar, V. Sze and J. Emer, "Sparseloop: An Analytical Approach To Sparse Tensor Accelerator Modeling," in 2022 55th IEEE/ACM International Symposium on Microarchitecture (MICRO), Chicago, IL, USA, 2022 pp. 1377-1395. doi: 10.1109/MICRO56248.2022.00096
任意のアーキテクチャに対して、と書いてあるけどどう扱ってるのか気になる。 アーキテクチャと制約を記述する仕様：
とりあえずビルドとtutorialの最初までは動いた。
Union[PACT'21]からも部分的に使われている。
また続きは明日
